USDR平台中FPGA图形化设计关键技术研究-电子与通信工程专业论文.docx

万方数据 万方数据 THE KEY TECHNOLOGY RESEARCH OF FPGA GRAPHIC DESIGN IN USDR PLATFORM Master Thesis Submitted to University of Electronic Science and Technology of China Major: Electronics and Communication Engineering Author: Junwei GUO Advisor: Youxi TANG School : National Key Laboratory of Science and Technology on Communications 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 作者签名： 日期： 年 月 日 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘 要 摘 要 FPGA 目前已成为高性能数字信号处理的理想器件。在 FPGA 内部不仅拥有丰 富的逻辑资源，同时还包括有硬核乘加单元、高速存储器以及多路复用器等，而 且还拥有高度并行计算的能力，特别适合于高速数据采集、完成数字滤波、复杂 控制逻辑、快速傅里叶变换等，并已成功地应用于通信、网络、图形、视音频、 软件无线电等多个领域。 但是，设计者在利用 FPGA 进行数字信号处理算法设计时，时常面临的一个 最大问题就是如何完成从算法设计到物理实现的转换，这同样也是使用 USDR 通 用软件无线电平台的算法工程师所面临的问题。问题的主要原因如下： (1) 大部分算法工程师通常对 C 语言或 MATLAB 工具很熟悉，却不了解 HDL 语言，而且认为对 HDL 语言在语句可综合方面的要求限制了其编写算法 的思路； (2) 对算法工程师的硬件知识要求很高，而通常的硬件工程师对复杂的数字信 号处理算法又了解较少； (3) 算法工程师还需面临处理 FPGA 上的特定硬件接口等问题，而硬件平台上 的接口资源对算法工程师来说又太复杂。 为此，本文针对 USDR 软件无线平台设计了一套 FPGA 图形化设计工具。它 可以使得算法工程师通过 Simulink 设计直接到硬件比特文件的生成，而且不需要 了解底层硬件资源的实现细节，从而为他们扫清了硬件编程的障碍，以方便他们 快速有效地使用 USDR 软件无线电平台。具体研究内容包括以下几个方面： 第一，详细分析了国内外现有的 FPGA 图形化设计工具和典型产品的技术现 状，并针对 USDR 软件无线电平台提出了 FPGA 图形化设计工具的应用场景和系 统结构，明确了 FPGA 图形化设计工具的功能和指标需求。 第二，将本文所研究的 FPGA 图形化设计工具的软件架构分为三个设计部分， 依次为顶层设计、Simulink 模块端口设计以及代码自动生成系统设计。并采用自顶 向下的设计方式实现了自定义的顶层模块和子模块，同时也完成了 Simulink 模块 的创建、封装以及代码自动生成系统的实现。 I 摘 要 第三，在 Simulink 环境下搭建了测试链路，在测试链路里包含了所有本文自 定义的 Simulink 模块，然后按照工具的执行流程直接生成了 FPGA 可配置的比特 文件，并将比特文件下载到 FPGA 器件上进行了测试和验证。测试结果表明，自 定义的 Simulink 模块满足功能需求，工具的使用具有可靠性和有效性。 本文的研究验证了在 USDR 软件无线电平台中对 FPGA 进行图形化设计的可 行性与有效性，使开发者可以快速、简易地将 Simulink 设计自动编译生成 USDR 平台中的 FPGA 比特文件，从而缩短了整个设计周期，提高了开发效率。 关键词： USDR，FPGA，图形化，代码自动生成 II Abstract Abstract Currently, FPGA has become the ideal device of the high-performance digital signal processing. In th