异步时序逻辑电路分析与设计.docVIP

异步时序逻辑电路分析与设计 　　摘 要： 异步时序逻辑电路状态的改变必须考虑外部输入信号以及对应存储器的时钟端或控制端有无信号作用，这是分析与设计的一个难点。针对这一难点进行了详细的讨论，通过系统框图给出了分析和设计的一般步骤；总结了分析和设计中对一般问题的解决方法以及应该注意的问题。通过举例验证了该方法的正确性、通用性和快速性。 　　关键词： 异步时序逻辑电路； 分析和设计； 系统框图； 方法 　　中图分类号：TN79+1 文献标志码：A 文章编号：1006-8228（2014）05-19-04 　　Abstract： One difficult point of analyzing and designing is that the external input signal， the corresponding memory clock terminal and whether there are signal functions in control terminal has to be considered in changing the asynchronous logic circuit state. How solve this problem is discussed in detail. The general steps of analysis and design are given through system frame graphs. The solution of general problems in analysis and design， and points that should be paid attention are summarized. The validity， the versatility and speed of the method are verified by examples. 　　Key words： asynchronous sequential logic circuit； analysis and design； system chart； method 　　0 引言 　　异步时序电路状态的改变必须考虑外部输入信号及对应存储器的时钟端或控制端有无信号作用，这是分析与设计的一个难点。异步时序电路主要应用于众多的数字化终端，如地铁站的无人售票终端，银行的ATM终端，许多地方的投币式无人售货终端等。对于异步时序逻辑电路的研究与改进可以使我们的生活更加方便、快捷。 　　1 异步时序逻辑电路的一般分析步骤 　　异步时序逻辑电路可由组合电路和触发器（或其他存储单元）构成，也可以在组合逻辑电路中采用适当的回馈来构成。在同步时序电路中，存储单元的状态改变是在统一的时钟脉冲控制下同步发生的。而在异步上时序电路中，没有统一的时钟脉冲，存储单元的状态改变直接取决于输入信号的变化[1]。 　　⑵ 求状态方程 　　把驱动方程代入相应触发器的特性方程，即可求出时序电路的状态方程，也就是各个触发器次态输出的逻辑表达式，因为任何时序电路的状态，都是由组成该时序电路的各个触发器来记忆和表示的。 　　⑶ 进行计算 　　把电路输入和现态的各种可能取值，代入状态方程和输出方程进行计算，求出相应的次态和输出。 　　⑷ 画状态图或列状态表、画时序图 　　⑸ 电路功能说明 　　一般情况下，用状态图或状态表就可以反映电路的工作特性。但是，在实际应用中，各个输入/输出信号都有确定的物理含义，因此，常常需要结合这些信号的物理含义，进一步说明电路的具体功能，或者结合时序电路说明始终脉冲与输入、输出及内部变量之间的时间关系。 　　脉冲型异步时序电路的分析方法和同步时序电路相似。但当用触发器作为存储元件时必须注意，仅在每个触发器的时钟输入端有脉冲信号时，触发器才有可能翻转。 　　2 在异步时序逻辑电路分析过程中的要点 　　2.1 在计算的过程中应注意 　　⑴ 状态方程有效的时钟条件是，凡不具备时钟方程条件者，方程式无效，即触发器将保持原来状态不变； 　　⑵ 电路的现态，就是组成该电路各个触发器的现态组合； 　　⑶ 不能漏掉任何可能出现的现态和输入的取值[4]； 　　⑷ 现态的起始值如果给定了，则可以从给定值开始依次进行计算，倘若未给定，那么就可以从自己设定的起始值开始依次计算。 　　2.2 画状态图或列状态表和画时序图时应注意 　　⑴ 状态转换是由现态转换到次态，不是由现态转换到现态，更不是由次态转换到次态； 　　⑵ 输出是现态和输入的函数，不是次态和输入的函数； 　　⑶ 画时序图时要明确，只有当CP触发沿到来时相应触发器才会更新状态，否则只会保持原状态