《半导体器件物理》第4章纳米CMOS器件的沟道工程.ppt

第4章 纳米CMOS器件的沟道工程 4.1 解决的问题 当MOS器件特征尺寸进人纳米领域时，短沟道效应(SCE)、源一漏穿通和热载流子效应(HCE) 等成为ULSI的严重限制性因素，为了抑制其影响，需要对沟道内的掺杂分布进行特殊设计，统称为MOS器件的沟道工程。同时，相应于器件其他尺寸的减小，为减小SCE效应也必须使用纳米尺寸的超浅结结构。 短沟效应制约着VT的下限和器件的关态泄漏电流。为了使VT可控制，采用环绕掺杂（HALO）或垂直方向的不均匀掺杂可以减小因短沟道效应而产生的VT漂移。 随着器件沟道长度的进一步减小，沟道的有效掺杂浓度必须相应提高。对于常规结构的MOS器件，在沟道长度减小至100nm时，衬底掺杂浓度将高达1018 cm-3的数量级。在如此高的浓度下，反型载流子的迁移率将出现严重退化，这直接减小了器件的驱动电流。使用外延沟道工程和特殊的源、漏结构，可以解决上述问题。 当器件的尺寸进一步减小而沟道区的掺杂浓度不变时，源、漏穿通将使器件失去栅控性。由于迁移率退化和体效应因子的增大，依靠提高衬底浓度来抑制源、漏穿通是不现实的。但改变局部的沟道掺杂浓度可以避免源、漏穿通。通常的方法是使用HALO或Pocket离子注人区或逆向掺杂等方法来控制源、漏穿通及源、漏区耗尽层电荷分享效应引起的关态泄漏电流急剧上升。 杂质原子数目的随机涨落或随机分布给MOSFET的尺寸缩小带来的根本限制。在MOSFET缩小到小于100nm时，在器件中的耗尽区内杂质数目只有几百个，杂质的微观分布成为影响器件闭值电压的不容忽视的因素。降低沟道的掺杂浓度可以减小杂质随机分布影响。 4.2纵向沟道工程 纵向沟道工程是纳米CMOS器件克服短沟道效应、避免迁移率退化和驱动电流减小的有效技术手段。逆向掺杂是纳米CMOS器件纵向沟道工程最基本的结构。 4.2.1逆向掺杂结构 器件沟道区中横向的掺杂浓度是均匀分布的，而纵向掺杂分布不均匀。低浓度的NA1掺杂层位于沟道的表面，用于控制器件的VT；高浓度的NA2掺杂层位于沟道的下部，用于抑制SCE效应和减小器件的泄漏电流。这样的纵向沟道掺杂，一方面可以实现表面的高迁移率，从而提高驱动电流；另一方面，高的埋层浓度可以有效减小器件的截 止态泄漏电流，从而抑制SCE效应。 理想的逆向掺杂结构是外延沟道MOSFET，因为该工艺可以精确地控制高低掺杂层的浓度和厚度，形成两个掺杂层浓度的突变。 由于外延工艺相对复杂，有时也使用离子注人的方法形成逆向掺杂结构。 4.2.2逆向掺杂沟道MOS器件的VT模型 通过求解沟道中两个掺杂区的藕合泊松方程，可以得到类似普通MOSFET表示SCE效应的特征长度。使用该特征参数，可以比较逆向掺杂沟道纳米MOS器件和其他结构器件的SCE特性。 泊松方程可写为： y轴垂直于沟道方向，x轴平行于沟道方向。 如果假设表面NA1区的电势分布为抛物线型，埋层NA2区的电势分布为立方型，通过解上述的耦合方程可以得到沟道表面势的二次微分方程： t si为低浓度的NA1掺杂层的外延层厚度；VG’为栅电压减去平带电压后的有效栅电压，Vsub为衬底电压，d为短沟道逆向掺杂结构栅下的有效最大耗尽层宽度： 用特征长度λ表示该结构的短沟效应， λ由下式决定： VT’为VT减去平带电压后的值，长沟道的逆向掺杂沟道MOS器件的VTO’(长沟道器件的阈值电压减去平带电压的值）表达式为 如果逆向掺杂沟道纳米MOS结构的外延层厚度满足如下关系： * * XS, XD分别为源端和漏端耗尽层宽度，Xdm是长沟道逆向掺杂结构MOSFET栅下的最大耗尽层宽度，LG是栅长，ζ是拟合参数，一般取0.65。 假定LGλ ，则逆向掺杂沟道纳米MOs器件的VT可以表达为 逆向掺杂沟道纳米MOS器件阈值电压公式可以进一步简化。利用推导出的上述表达式，可以分析和讨论逆向掺杂沟道纳米MOS器件的VT特性和各种因素对它的影响。