二线制har总线的设计与实现.docxVIP

二线制har总线的设计与实现 摘要：HART总线通信为了能够满足不同设备厂商的HART总线仪表可以同时接入总线网络，HART总线需要满足一定的物理层测试要求，使HART总线仪表具有一定的可靠性和互操作性。本文介绍了二线制HART总线的设计原理，及物理层测试的主要内容和相关特性。 H A RT通信使用载波传输的方式和半双工的通信方式，采用基于Bell202通信标准的FSK频移键控信号，在低频的4～20m A模拟信号上叠加一个幅度为1m A的高频数字信号进行双向数字通信，两种信号共享硬件而不冲突。发送HART信号是通过电流，接收则是通过电压。如果在回路中没有足够的阻抗，那么电压将会小到难以检测，并导致通信失败，因此，HART信号要被其他设备检出，须要满足一定的物理层要求。工业现场仪表多为二线制H A RT高阻设备，以下将介绍二线制H A RT设备的测试案例。1 HART总线的设计原理简介典型的二线制HART总线可使用AD421+HT1200M芯片进行设计，以下对其设计原理进行简单介绍。1.1 HART信号的发送（见图1)环路中1m A的HART信号的形成需要AD421的C3脚电压有20m Vpp的交流信号，20m Vpp的形成是HT1200M芯片OTXA端口输出经过电容C3及Cc后形成。当C3两端有20m Vpp后，可以推算，40K电阻两端有20m Vpp的交流信号，80K电阻两端有4 0 m Vp p的交流信号，即4 0 m Vp p/4 0Ω=1m A p p的HART信号。在物理层测试中，如果发现HART信号的幅值不满足测试要求，可以检测C3管脚的幅值，修改Cc和C3的电容值，以满足测试要求。1.2 HART信号的接收（见图2)HART＿In是HART信号的入口。在HT1200M外部，电容C3、C3、C1和R1、R3、R3、R5构成RC滤波电路，高通截止频率624Hz，低通截止频率2.5K。芯片内部经过运放构成有源滤波器，其高通截止频率35Hz，低通截止频率90k Hz，最终H A RT信号在经过解调模块后发送给MCU。滤波这部分电路会影响HART物理层中载波检测及HART信号的抗干扰测试。2 HART总线物理层测试案例分析2.1 HART波形测试H A RT信号波形需要满足幅值、频率、上升和下降时间的要求，不在要求范围内的HART信号有可能会对其他总线产生干扰。其中1200Hz的HART信号，幅值需要在400～600m Vpp，频率误差不超过1%，上升和下降时间在75～200μs之间；2200Hz的HART信号，幅值需要在400～600m Vpp，频率误差不超过1%，上升和下降时间在75～100μs之间。1200Hz HART信号波形实测，如图3所示。2.2 HART波形瞬时的启动和停止测试当一台HART设备开始或者结束其发送时，不能够向网络产生瞬间峰值，如果瞬变太大会对其他设备接收的HART信号造成干扰,或者对主设备的模拟信号产生影响，测试过程中需要使用带通为0～25Hz的模拟滤波器，输出增益为10倍，滤波器输出不能超过100m V,HART信号波形启动时的实测如图4所示，滤波器输出2.6m V，满足物理层要求。2.3 HART波形启动/停止和延迟时间测试在信号传播的开始和结束能保证波形有一个合适的上升或下降时间。启动时间需要小于4.2ms，停止时间需要小于2.5ms，延迟时间需要满足5ms，波形的停止和延迟时间实测如图5所示。停止时间0.51ms，延迟时间0.8ms。2.4 HART设备输出噪声测试当HART主设备或从设备没有发送（静止）HART信号时，不能有噪声耦合到HART通频带中。过大的噪声对HART信号的接受会造成影响，并且虽然从一台设备来的噪声很小，但是会对多站点配置的HART从设备造成较大的附加影响。测试过程中需要500～10k Hz的数字滤波器，滤波器输出具有10倍增益，被测设备输出噪声需要满足138m V RMS，经过数字滤波器后，需要满足22m V RMS，实测如图4所示，设备输出噪声3.68m V，经过数字滤波器后的噪声11.9m V。如图6所示。2.5 HART设备模拟变化率测试当从设备改变4～20m A模拟电流时，模拟电流最大的变化率不能影响HART信号的通信。测试过程中需要使用数字滤波器，滤波器输出需要150m Vp，并且需要满足100次HART通信无丢包。实测如图5所示，滤波器输出140m Vp，其中100次HART通信无丢包。如图7所示。2.6 HART设备输入阻抗测试输入阻抗可以反映多站点系统中HART设备的数量及HART信号传输的最远距离。HART设备的输入阻抗随频率而变化，需要满足等效电阻最小值100K