基于fpga的8psk软解调原理及实现.docxVIP

基于fpga的8psk软解调原理及实现 0 psk软解调算法的实现 随着卫星通信服务的发展，人们对服务质量的要求越来越高。2003年, 卫星数字视频广播 (DVB-S2) 系统采用了高效的低密度奇偶校验码 (LDPC) , 提高了大约30%的带宽效率 这里首先分析了8PSK软解调算法的复杂度以及MAX算法的基本原理, 并在Altera公司的Stratix II系列FPGA芯片上实现了此软解调硬件模块, 同时与LDPC译码模块进行了联合验证。通过软硬件验证和分析表明, 此设计在运算复杂度、吞吐量、最终误码性能上取得很好的折中。 18 llr算法的计算复杂度 8PSK的调制星座图如图1所示, 每个符号代表三个比特, 式 (1) 表示经过高斯白噪声信道后接收信号的概率密度函数, 式 (2) 描述了星座图上每个星座点的值, S 其中假设m 其中σ是高斯白噪声信道的标准差。利用LLR算法, 软判决如式 (3) 所示, 其中分子上的各项表示此比特为0的概率之和, 分母各项表示此比特为1的概率之和。 从式 (2) 和式 (3) 可以看出, 每计算一比特的LLR, 都需要平方、指数和对数运算, 因此LLR算法具有较高的运算复杂度和较大的资源开销, 尤其是硬件实现指数、对数复杂度高, 所以LLR算法不适合FPGA实现。而最大值 (MAX) 算法能有效避免计算每比特对数似然值的指数和对数运算, 其原理如式 (4) 所示 由式 (3) 和式 (4) 可知, 简化以后的MAX算法如下式 (5) 所示, 对于式 (3) 和式 (5) 可知, LLR算法在硬件上很难实现指数和对数运算, 而MAX算法只需要简单的加减运算和少数乘法运算, 易于工程硬件实现, 因此选取MAX算法作为硬件实现的最终方案。 2 仿真平台的实现 通过MATLAB仿真平台, 做了如下性能仿真对比分析。由MATLAB产生一组随机序列, 长度为10万个编码块, 每个编码块为4 032 bit, 再经过码率为1/2的LDPC编码模块, 通过对应的8PSK调制, 在E 表1是通过MATLAB仿真平台计算出来的每个E 3 基于ldpc编码的snr噪声调制 由于硬件实现都是定点运算, 所以MAX算法的实现是针对定点的MAX算法进行硬件设计的。硬件仿真流图如图3所示, 首先利用MATLAB产生随机序列, 假设每一编码块为4032 bit, LDPC编码效率为1/2码率, 则经过LDPC编码后, 每一编码块为8 064 bit, 经8PSK调制成符号后, 每一个编码块被调制成2 688个符号, 实部虚部分为I、Q两路, 再叠加信噪比为SNR的高斯白噪声, 最后把数据文件存储在RAM中。在硬件实现上, 定点MAX软解调模块以一定速率从RAM读取数据并进行软解调, 软解调输出的对数似然比存储在乒乓RAM中, 每存满一个编码块就向LDPC译码器发出一个读有效信号, LDPC译码器在接收到该有效信号的下一个时钟周期就开始以一定速率读取整个编码块的对数似然值, 接着开始进行LDPC译码, 最后以一定速率输出最终的译码结果。 4 仿真实验模块 验证一个软解调模块性能的好坏, 需要级联译码模块进行仿真综合验证。在硬件设计中, 通过在Stratix II FPGA硬件平台上级联MAX定点算法模块与LDPC译码算法模块, 然后进行综合布线, 最后下载到硬件平台进行测试。 将仿真通过的工程文件使用Chipscope添加观察采样信号, 触发信号和待观察信号后重新综合、布局布线生成bi文件, 下载到目标板后用Chipscope进行在线测试, 通过将输出结果与输入比特流进行比较, 验证设计正确性。分析QUARTUS II综合报告, 该设计模块只需加减法器, 部分寄存器和16个乘法模块, 使用资源较少, 能满足低复杂度、高吞吐量的设计要求。 5 常用的数运算 由于LLR算法具有较高的运算复杂度, 不易于硬件实现, 而经过简化的MAX算法由于避免了指数和对数运算, 大大降低运算复杂度, 只需进行加减法和少数乘法运算, 适合于硬件实现。该设计通过MATLAB与VHDL仿真对照, 验证了MAX软解调算法硬件设计的准确性, 同时将该模块与LDPC译码模块级联, 在具体的FPGA芯片上运行, 利用片上分析仪Chipscope进一步验证设计的可行性。