FPGA开发与应用-研究生课程教学大纲-熊兴隆课程教学大纲.docVIP

PAGE9

《FPGA开发及应用》教学大纲

课程英文名称

DevelopmentandapplicationofFPGA

开课院系

电子信息与自动化学院

课程类别

信息与通信工程（学术硕士选修课），电子与通信工程（专业硕士学位课）

授课对象

1.学术型，2.专业学位

授课方式

1.讲授类2.研讨类3.实践类√4.专题类6.前沿类

课程总学时

36

课程总学分

2

开课学期

第2学期

适用专业

信息与通信工程；电子与通信工程

预修课程

主讲教师1

熊兴隆

职称

教授

主讲教师2

胡铁乔

职称

副教授

课程简介（500字以内）：

本课程为“信息与通信工程（学术硕士）”研究生一年级的专业选修课,是“电子与通信工程（专业硕士）”研究生一年级的学位课。课程内容主要包括大规模可编程逻辑器件CPLD/FPGA的体系结构，VHDL语言基础及其程序设计，可编程逻辑器件开发设计软件平台Max+plusⅡ和QuartusⅡ。

课程教学目标与基本要求：

教学目标：通过本课程的学习使学生基本掌握现代大规模可编程逻辑器件CPLD/FPGA的体系结构、工作原理与功能，掌握通过VHDL语言设计利用FPGA芯片开发数字系统的方法；为后续研究提供必要的专业支撑。

基本要求：掌握CPLD结构与工作原理、FPGA结构与工作原理；掌握原理图输入设计方法和LPM兆功能块设计方法。掌握VHDL语言基础及其程序设计；熟悉大规模可编程逻辑器件开发设计软件平台Max+plusⅡ和QuartusⅡ的设计环境与基本操作使用；掌握利用软件设计开发硬件电路的基本技能。

课程考核方式和成绩计算评定：

1．考核方式：考试（√）；考查（）

2．成绩评定：

总评成绩构成：平时考核（30）％；中期考核（0）％；期末考核（70）％

平时成绩构成：考勤考纪（20）％；作业（20）％；读书报告（10）％；实践环节（50）％。

课程内容及详细教学计划

授课内容（细化到章、节、目）

教学目标

授课模式

概述（2学时）

EDA和PLD发展概况、基于VHDL的自顶向下设计方法。

了解基于VHDL的自顶向下设计方法。

多媒体专题讲授

EDA设计流程及工具（2学时）

MAX_PLUSII和QuartusII特点，CPLD/FPGA设计流程。

掌握MAX_PLUSII和QuartusII特点，CPLD/FPGA设计流程。

讲授

FPGA/CPLD结构与应用（4学时）

=1\*GB3①简单PLD原理；=2\*GB3②FPGA/CPLD测试技术；=3\*GB3③FPGA/CPLD产品特点；=4\*GB3④CPLD结构与工作原理、FPGA结构与工作原理。

掌握CPLD结构与工作原理、FPGA结构与工作原理。

讲授

Max+pluseII和QuartusII应用（2学时）

=1\*GB3①FPGA/CPLD的编程与配置；=2\*GB3②设计仿真、编译设计项目、器件编程、波形输入设计方法；=3\*GB3③

Max+pluseII和QuartusII编译仿真及定时分析；=4\*GB3④下载方式及下载电缆；

掌握仿真和下载方法。

讲授

原理图输入设计方法（2学时）

=1\*GB3①原理图输入设计方法的基本设计步骤；=2\*GB3②参数可设计LPM兆功能块设计。

掌握原理图输入设计方法和LPM兆功能块设计方法。

讲授

VHDL基本语句（8学时）

=1\*GB3①VHDL顺序语句；=2\*GB3②VHDL并行语句、属性描述与定义语句；

熟练掌握VHDL基本语句。

讲授

有限状态机的设计（2学时）

=1\*GB3①一般有限状态机的设计、状态机剩余状态处理；=2\*GB3②Moore有限状态机的设计方法；=3\*GB3③Mealy有限状态机的设计方法

掌握状态机的设计方法。

讲授

FPGA电路设计实例（6学时）

=1\*GB3①M序列产生器、任意序列产生器、数字相关器；=2\*GB3②交织编码器、串并/并串变换器；=3\*GB3③基带信号的编译码建模与设计；=4\*GB3④二进制频移键控调制器与解调器设计。多进制数字相位调制系统设计。采用测频法的数字频率计，采用等精度测频原理的频率计。

掌握FPGA电路设计方法。

讲授

实验（8学时）

教材及教学参考资料

教材

序号

教材名称

编著者

出版单位

出版时间

1

EDA技术实用教程—VHDL版

潘松、黄继业

科学出版社

2013年，第五版

2

FPGA系统设计

黄