基于ODB++的印刷电路板信号完整性审查的研究-电子与通信工程专业论文.docxVIP

TN82学校代码 TN82  10701 TP319 学 号 1202121338 学 号密 级 公开 学 号 西安电子科技大学 硕士学位论文 基于ODB++的印刷电路板信号完整性 审查的研究 作者姓名：原玉章 领 域：电子与通信工程 学位类别： 工程硕士 学校导师姓名、职称： 企业导师姓名、职称： 刘洋副教授 曹阳高工 提交日期： 2014 年 11 月 The Verification Research On Signal Integrity of Print Circuit Board Based On ODB++ A thesis submitted to XIDIAN UNIVERSITY in partial fulfillment of the requirements for the degree of Master graduation By Yuan Yuzhang (Electronics and Communication Engineering) Supervisor: Liu yang Cao yang November 2014 西安电子科技大学 学位论文独创性（或创新性）声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说 明并表示了谢意。 学位论文若有不实之处，本人承担一切法律责任。 本人签名： 日 期： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校有权 保留送交论文的复印件，允许查阅、借阅论文；学校可以公布论文的全部或部分 内容，允许采用影印、缩印或其它复制手段保存论文。同时本人保证，获得学位 后结合学位论文研究成果撰写的文章，署名单位为西安电子科技大学。 保密的学位论文在 年解密后适用本授权书。 本人签名： 导师签名： 日 期： 日 期： 摘要 摘要 西安电 西安电子科技大学硕士研究生毕业论文 摘要 随着 CMOS 沟道宽度继续变窄，在单芯片上集成的晶体管数量每两到三年就 增加一倍，电路设计的密度和速度不断提高，使得高速电路系统设计的难度大大 增加，这样就使得信号完整性在高速电路设计中的重要性凸显出来。 传统的电路设计主要依靠工程师的设计经验与电路中使用的器件说明为指导 进行设计与验证，与之不同的是，当代高速电路设计需要依靠 EDA 仿真工具，才 能验证设计的正确性与准确性。用于信号完整性仿真的各 EDA 软件需要使用者具 有深厚的信号完整性知识和电路设计理论基础，且绝大多数仿真软件仿真时间过 长，不能适应现代电路产品快速设计的要求。另外，目前的信号完整性仿真软件 针对不同电路板上出现的相同问题，每次仿真时均需要重新进行参数的设置，不 利于工程师间在仿真分析方面的方案传承与共享。为了使具有电路设计能力但信 号完整性知识欠缺的电子电路工程师都能使用 EDA 软件进行电路的信号完整性的 审查，并且尽量减少信号完整性审查时间，就需要开发一款使用简单，审查耗时 少的且支持不同 PCB 设计软件的信号完整性审查工具。针对以上问题及需求，本 文设计了基于 ODB++（Open Data Base）的印刷电路板（PCB）信号完整性审查的 EDA 软件－PLV(PCB Layout Verify)。 本文通过对目前各主流 EDA 软件 PCB 输出文件格式的分析，介绍了通过 ODB++格式文件作为 PLV 软件显示 PCB 的方法，并通过 ODB++中 PCB 文件数据 格式的分析，验证了基于 PCB 图形化信息进行信号完整性审查的可行性，并着重 通过与业界标准性仿真软件 HFSS(High Frequency Simulation Software)进行仿真结 果的对比，验证了本文提出的图形化审查的精度。最后重点介绍基于 Python 脚本 语言的审查规则可定制的实现方法。 本文实现的信号完整性审查的方法的优点与创新点是：1.由于信号完整性审查 规则可由工程师自己编写，且编写方式简单易学，解决了 PLV 在信号完整性上入 门难的问题。每个工程师都可以轻松上手，且编写的审查规则可以供其他工程师 使用，使得信号完整性审查规则和方法得到很好的共享和继承。2.PLV 软件具有将 各 EDA 设计软件均支持输出的 ODB++文件导入的功能