基于cpld的coms图像传感器数据接口设计.docxVIP

基于cpld的coms图像传感器数据接口设计 1 结构简单,结构简单 图像传感器的数字结构用于构成机器的视觉系统。a、d转换和同步电路。硬件结构简单。数据采集系统中常遇到实时高速数据的传输,以美国OmniVision公司CMOS黑白图像传感器芯片OV5017为例,系统使用CPLD作为OV5017数据接口,既可减少系统中微处理器负担,将CPU从复杂的控制中解放出来采集、分析和处理数据,也可增加系统的灵活性。 2 图像传感器模块 基于CPLD的CMOS图像传感器系统如图1。通过对输入信号、输出信号、数据总线和地址总线的连接,CPLD可控制图像传感器,并由SRAM实现数据缓存。本例中连接的是32位ARM CPU处理器,并对输出数据进行处理。 2.1 图像的序仿真 图像传感器初始化,包括设置图像传感器的图像窗口、帧频、曝光时间等。该部分程序基于状态机设计,全部采用默认值,通过修改实现不同的设置达到满意的图像效果,状态aa、b、c、d、e、f、start为顺序执行,部分程序如下: 该部分程序仿真如图2。可见,CPLD对图像传感器初始化后,选通视频寄存器开始接收数据。 2.2 状态b:状态b 数据存储采用两片SRAM存储器,每片每次存储一帧图像,当写完第一帧后,外部连接的微处理器可以根据需要取出数据进行处理,而控制器可以继续将下一帧图像写入另一片存储器。存储器的选择可以根据需要存储的数据量和读写时间来决定。 该部分仍采用状态机设计,根据OV5017输出的帧同步信号、行同步信号和像素时钟来决定状态的转换,图3为该部分的状态转换: 状态A:等待一帧数据的结束,如果VSYNC=1,表示一帧数据结束,转到状态B; 状态B:等待一帧数据的开始,如果VSYNC=0,表示一帧数据开始,转到状态C; 状态C:等待行数据的开始,如果HREF=1,表示行数据开始,转到状态D; 状态D:根据像素时钟写数据,等待行数据结束,若HREF=0,表示行数据结束,转到状态E; 状态E:等待下一行数据开始和一帧数据的结束,当HRER=1,表示新的行数据到达,转到状态D;VSYNC=1,表示该帧数据结束,转到状态F; 状态F:等待一帧数据的开始,如果VSYNC=0,表示一帧数据开始,转到状态G; 状态G:等待行数据的开始,如果HREF=1,表示行数据开始,转到状态H; 状态H:根据像素时钟开始写数据,并等待行数据结束,如果HREF=0,表示行数据结束,转到状态I,此处与状态D不同在于将该帧数据写入到另一片存储器; 状态I:等待下一行数据开始和一帧数据的结束,当HRER=1,表示新的行数据到达,转到状态H;如果VSYNC=1,表示该帧数据结束,转到状态B; 部分程序如下: 其程序的仿真波形如图4,由波形可以看出,两片存储器的写信号由帧同步信号(VSYNC)控制,即两片存储器分别存储奇帧和偶帧数据。 3 仿真综合 上述代码已通过Xilinx ISE仿真和综合。该方案实现的数据接口便于修改且易于实现,可作为功能模块嵌入到SOC中,可灵活设计片上系统。