基于ssh的高速视频图像采集系统设计.docxVIP

基于ssh的高速视频图像采集系统设计 1 视频图像存储及传输 图像图形处理系统在军事、科研、工业和其他领域的应用日益广泛。在导弹发射、汽车碰撞试验中,CMOS高速工业相机在极短时间内对高速运动目标曝光,通过分析目标瞬时姿态来研究其运动规律［１］。 对于分辨率1 280×1 024、帧频500f/s、位宽8bit的视频图像,数据量每秒钟达到650MB,视频数据的传输及存储成为工程应用中面临的技术难题。 Camera Link标准基于Channel Link技术,在传统LVDS(low voltage differential signaling)传输数据的基础上加载了并转串发送器和串转并接收器,利用SER/DES技术,数据传输速率可达到4.8Gb/s,能够有效解决视频数据输出和采集之间的速度匹配问题［２］。SDRAM芯片具有存储容量大、传输速度快、支持突发写等优点,采用8 片SDRAM芯片并行工作,可实现视频数据的实时缓存。 2 图像传感器和图像处理 高速视频图像采集系统由图像光电转换模块及图像处理模块2部分构成。图1为高速视频图像采集系统方框图,在高帧频相机中,光信号经CMOS图像传感器转换为模拟电信号后由A/D转换电路转换成数字信号。CMOS芯片输出数字信号由外围电路中Channel Link编码芯片转换为符合Camera Link标准的模拟LVDS信号［３］。图像处理模块由Channel Link解码芯片将接收的LVDS信号转换为LVTTL并行数字信号后输入至FPGA芯片。FPGA通过写FIFO将图像数据缓存至SDRAM芯片中。 3 高速视频图像采集系统的电路设计 3.1 岩模和岩片机展望 Camera Link标准由数家工业级相机及采集卡制造商共同制定,该接口具有通用性,标准规定了引脚分配及相应的接插件规范,能够确保兼容设备的接口实现无缝连接。Channel Link标准规定图像数据的传输采用LVDS技术。LVDS信号是一种符合差分电平标准的低电压摆幅传输技术,它通过350mA恒流源驱动器在平衡线对上传输约为350 mV的低压差分信号,时钟频率可以达到82MHz［４］。外界噪声以共模方式同时耦合到2条差分信号线上,而接收端只关心发送信号和接收信号之间的差值,故噪声能够得到有效抑制。由于LVDS电压摆幅很小,差分线对上的数据能以相对较高速率传输。LVDS驱动器和接收器还能实现热插拔,恒流源驱动能够有效避免设备的损坏。 Camera Link标准包含基本配置、中级配置及高级配置3种规范。根据高帧频相机技术指标要求,设计采用高级配置,共12路LVDS视频数据通道、4路相机控制信号线CC1、CC2、CC3、CC4 以及2 路相机串口通信信号［５］。Camera Link接口在82 MHz像素时钟驱动下,每个时钟周期传输8个像素,单位时间内传输的数据量大于分辨率1 280×1 024、帧频500f/s、位宽8bit高速视频图像的数据量。 如图2所示,LVDS视频数据信号按照7∶1 的比例在驱动器端占用4 路LVDS信号通道并行传输,每路LVDS信号在一个时钟周期内串行输出7 位数据,共28位数据,其中24位数据代表3个位深为8位的像素,另外4位则分别代表帧有效信号(FVAL)、行有效信号(LVAL)、数据有效信号(DVAL)及保留信号(Spare)。 另外1 路LVDS信号通道负责传输时钟信号。将时钟信号作为移位寄存器的时钟,可实现数据的串并转换［６］。 Camera Link视频数据信号端口共有8 个,分别为Port A至Port H,每一个独立端口包括8个并行位。在高级配置模式下,Port A、Port B、Port C被分配到第1个Camera Link驱动/接收器上,Port D、Port E、Port F被分配到第2个Camera Link驱动/接收器上,Port G、Port H被分配到第3个Camera Link驱动/接收器上,每个端口在一个时钟周期输出一个像素,因此在该配置模式下,每个时钟周期输出8个像素［７］。 相机控制信号CC1用于输入外部同步信号,CC2用于像素重置,CC3为前向信号,CC4未定义。 Camera Link标准定义了另外2 对LVDS线缆来实现相机与图像采集模块之间的异步串行通信控制。2对串行信号分别为Ser TRG和Ser TC,通信格式符合RS232 协议标准,传输的数据格式包括1 个起始位、8 个数据位、2 个停止位、无握手和奇偶校验位。 3.2 模块单元及乘法器 FPGA控制模块作为整个数据采集卡的核心部分,实现数据的采集、存储及相机的串行配置。 芯片选则Altera公司的EP4CGX150DF31,该芯片具有149 760 个逻辑单元、720 个M9K存储器模块及360个乘法器。