- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于高帧频相机的空间光通信系统跟踪控制平台
0 模糊pid和高速倾斜镜
在空间通信中,精跟踪机构决定了整个通信系统的跟踪性能,并设计了高带宽、宽精度和精确跟踪周期。这是所有探测、跟踪和跟踪的关键。在目前的精细跟踪系统中,传统的精细跟踪算法通常用于线性系统,并且无法根据实际情况调整扩展系数。特别是对于典型的非线性系统,如精细跟踪和分散,它对系统的控制精度和稳定性有很大影响。因此,在这项工作中,我们使用了经典模糊理论与pid算法相结合的控制方法,以解决非线性系统的控制精度问题。卡尔曼滤波波在线性和非线性问题上具有良好的滤波估计效果。这是基于最小散射噪声作为参考参数估计的最佳线性估计,可以应用于各种线性和非线性系统。卡尔曼滤波和漫反射pid的结合可以实现快速倾斜显微镜(fsa)的真实控制。
目前的目标识别和跟踪系统大多采用以数字信号处理(Digital Signal Processing,DSP)为核心的数据处理和控制系统,这对于常规帧频的系统是满足的.但对于APT精跟踪系统中高帧频的光斑目标的捕获与跟踪,DSP很难满足这种高速实时的处理与控制.为此,本文采用高帧频CMOS相机,通过高速camera-link传输线,将视频信号传输至大规模现场可编程门阵列(Field Programmable Gate Array,FPGA)内部,在FPGA中完成图像处理、模糊PID算法和扩展卡尔满滤波预测,完成对精跟踪FSM的实时控制,使光束始终位于视轴中心.
1 fpga接口电路设计
如图1,系统硬件结构由以下几部分构成:高帧频CMOS相机、camera link传输线及其接口电路、FPGA中央处理器及其存储配置电路、双路DA输出及电压放大驱动、振镜、USB接口及PC机显示部分.
1.1 像素分辨率及时域分布
本项目采用Photonfocus公司高帧频可开窗CMOS相机MV-D1024E-40.其主要特性有:1 024×1 024像素分辨率;全局快门;使用Lin-log技术,高达120 dB的动态响应范围;在全分辨率的情况下,帧频为37 fps,128×128窗口下帧频可达2 000 fps以上;可设置多个感兴趣区域;数据接口采用Camera-link接口;12/8位可选分辨率,更高的信噪比;内置LUT查找表功能.
1.2 线的lvds传输技术
采用3M型号Camera link标准传输线,将相机的视频信号实时传输至FPGA.Camera Link标准使用每条链路需两根导线的LVDS传输技术.驱动器接收28个单端数据信号和1个时钟信号,这些信号以7:1的比例被串行发送,也就是5对LVDS信号通道上分别传输4组LVDS数据流和1组LVDS时钟信号,即完成28位数据的同步传输只需5对线,而且在多通道66 MHz像素时钟频率下传输距离可达6 m.系统中采用DS90CR286A、DS90CR047和DS90CR017实现camera link接口电路的设计.
1.3 fpga功能模块
通过camera link接口电路将像素时钟CLK、行有效LVAL、帧有效FVAL、数据有效DVAL、图像数据DATA送入FPGA.FPGA中程序采用Verilog语言设计,在Quartus II 7.0环境中编程和配置,设计成功后下载在cyclone II系列EP2C35F672C6中运行.如图2,FPGA内部共有15个模块,各自完成特定的功能.下面对主要的功能模块进行详细介绍,其他模块也给予必要的说明.设计时充分利用altera公司提供的乘法器、除法器、ROM、RAM等宏功能IP核,并对一些模块做一些简化处理,以便于程序实现.
1 urt/dpram1控制部分设计
camera link接口模块包含时钟管理、相机控制和数据输入三部分.时钟管理部分接收像素时钟CLK、行有效LVAL、帧有效FVAL,并对40 MHz的时钟进行倍频和分频,分配给其他模块使用.
相机控制部分主要完成曝光时间、帧频、增益倍数以及开窗大小等相机参量的实时设置.主要包含完成RS232通信协议的UART内核、移位寄存器、波特率发生器、信号检测、计数器、总线选择器、奇偶校验等.
数据输入部分在FVAL、LVAL和DVAL的控制下,读取有效的8 bit灰度图像数据DATA,并将其送入DPRAM1中进行缓存.
2 速载荷作用
由这三部分以及外部PSRAM芯片构成图像数据的缓冲.要实现对特定的点像素、区域像素和满帧像素的实时处理,必须对图像数据进行缓冲.采用8片高速低功耗16 bit PSRAM芯片HY64UD16322A作为数据存储器件.其中每4片作为一组,共用相同的地址、片选、使能及读写信号,数据线串联,分别构成PSRAM1和PSRAM2.因此,双口RAM DPRAM1设置为输入8 bit数据宽度,输出
文档评论(0)